CLK

  • Web时钟(clock);时钟信号;时钟系统
1.
时钟(clock)
如果时钟CLK)输入被保持在高或低的逻辑电平,在A的数据被锁存。如果LE为低电平时,在A的数据被存储在锁存器/触发器上的由低 …
detail.china.alibaba.com|Based on 2450 pages
2.
时钟信号
外部时钟信号CLK)、复位信号 (RESET)用来控制整个系统所处状态和实现系统 复位 从外部引入的系统时钟信号(CLK)由晶振产 …
wenku.baidu.com|Based on 517 pages
3.
时钟系统
...统 + 有线电话系统; + 无线通信系统; + 令时钟系统(CLK) (BAS); + 火灾报警系统(FAS); + 屏蔽门或安全门系统 (PSD、SD)。
wenku.baidu.com|Based on 179 pages
4.
时钟输入端
  由时钟输入端(CLK)输入50 MHz时钟信号;在交换控制端口送入控制信号,使In_0与Out_0相连, In_1与Out_1相连, ……, In_7与Out_7 …
www.chinaaet.com|Based on 160 pages
5.
系统时钟
微处理器总线时序和系统总线 - 免费文档下载 ... INTR 可屏蔽中断请求 CLK 系统时钟 VCC +5 V电源 ...
5doc.com|Based on 97 pages
6.
时钟端
器的时钟端(clk)接收脉冲发生器输出的计数脉冲,每次脉冲输出便递减计数器的值,当计数减小至0 时将中断引脚(INT)使能。
www.lw001.com|Based on 91 pages
7.
同步时钟
(1)控制信号:包括片选(CS)、同步时钟CLK)、时钟有效(CLKEN)、读写选择(WE)、数据有效(DQM)等; (2)地址选 …
hi.baidu.com|Based on 59 pages
8.
时钟输入信号
输入信号包括:复位信号(rst);时钟输入信号clk);小时递增信号(inc_hour);小时递减信号(sub_hour);分钟递增信号(inc_min…
www.eefocus.com|Based on 38 pages

Sample Sentence

Definition:
Category:AllAll,OralOral,WrittenWritten,TitleTitle,TechnicalTechnical
Source:AllAll,DictionaryDictionary,WebWeb
Difficulty:AllAll,EasyEasy,MiddleMiddle,HardHard